# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-231945

(43) Date of publication of application: 16.08.2002

(51)Int.CI.

H01L 29/78 H01L 21/3065 H01L 21/324 H01L 21/76 H01L 27/12 H01L 21/336

(21)Application number: 2001-029979

(71)Applicant: DENSO CORP

(22)Date of filing:

06.02.2001

(72)Inventor: SHIBATA TAKUMI


MORISHITA TOSHIYUKI

# (54) METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To enable to obtain a high aspect ratio and to sufficiently reduce crystal defects near the inner wall of a trench.

SOLUTION: A power MOSFET has a trench gate structure wherein a gate electrode 8 is formed in a trench 6 via a gate oxide film 7. The power MOSFET is subjected to a hydrogen annealing process wherein a heat treatment is conducted in a hydrogen atmosphere after the trench is formed and before the gate oxide film 7 is formed. For example, a heat treatment is conducted between 1050° C and 1150° C. Consequently, crystal defects formed on the side wall surface of the trench or near the trench can be repaired without expanding the width of the trench and therefore a high aspect ratio is obtained. At the same time, generation of a leakage current in a PN junction can be prevented and, moreover, decline in the breakdown voltage of the gate oxide film 7 can be prevented.



### **LEGAL STATUS**

[Date of request for examination]

20.03.2003

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision

(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出職公開發导

特開2002-231945

(P2002-231945A) (43)公開日 平成14年8月16日(2002.8.16)

(51) Int.CL'		識別配号		FΙ			÷	j-72-j*(参考)
HOIL	29/78	653		ΗO	IL 29/78		653A	5 F 0 O 4
		652					652R	5 F O 3 2
	21/3065				21/324		X	
	21/324				27/12		F	
	21/76				21/302		N	
			野蛮菌求	未海水	請求項の数10	OL	(全 8 頁)	最終頁に続く

(21)出職番号	特施2001-29979( P2001-29979)	(71)出廢人	000004260			
			株式会社デンソー			
(22)出頭日	平成13年2月6日(2001.2.6)		發知界刈谷市昭和町1丁目1番地			
		(72) 発明者	樂田 巧			
		ł	爱知県刈谷市昭和町1丁目1番地	做式会		
			社デンソー内			
		(72)	森下 終之			
			爱知県刈谷市昭和町1丁目1番地	模式会		
			社デンソー内			
		(74)代理人	100100022			
			<b>弁理士 伊藤 洋二 (外2名)</b>			


最終頁に続く


#### (54) 【発明の名称】 半導体装置の製造方法

# (57)【要約】

【課題】 高アスペクト比が得られ、かつトレンチ内壁 面近傍の結晶欠陥を十分低減できるようにする。

【解決手段】 トレンチ6内にゲート酸化膜7を介して ゲート電極8を形成するトレンチゲート構造のパワーM OSFETにおいて、トレンチ形成後、ゲート酸化膜7 の形成前に、水素存間気下で熱処理を施すという水素ア ニール処理を行う。例えば、1050°C以上かつ115 O\*C以下の温度で熱処理を行う。これにより、トレンチ 幅を広げなくてもトレンチの側壁面やトレンチ近傍に彩 成された結晶欠陥を修復することができるため、高アス ベクト比が得られると共化、PN接合部でのリーク電流 の発生を防止することができ、さらにゲート酸化膜7の 破壊耐圧の低下を防止することができる。





#### 【特許請求の萄囲】

【請求項!】 半導体層(3~5、31)を有する半導 体華飯(1、30)を用意し、前記半導体層にトレンチ (6)を形成したのち、前記トレンチ内壁に絶縁膜 (7.34)を形成してなる半導体装置の製造方法にお して、

前記トレンチを形成したのち、水素雰囲気下での熱処理 を行う水素アニール処理工程を有し、酸アニール処理工 程の役に前記ゲート絶縁膜を形成することを特徴とする 半導体装置の製造方法。

【請求項2】 半導体層(3~5)を有する半導体基板 (1) を用意し、前記半導体層にトレンチ(6)を形成 したのち、前記トレンチ内壁にゲート絶縁膜(7)を形 成し、さらに該ゲート絶縁職上にゲート電極(8)を形 成することによって構成されるトレンチゲート型の半導 体装置の製造方法において、

前記トレンチを形成したのち、水素雰囲気下での熱処理 を行う水素アニール処理工程を有し、該アニール処理工 程の後に前記ゲート絶縁膜を形成することを特徴とする 半導体装置の製造方法。

【請求項3】 前記水素アニール処理により、前記トレ ンチの入口側端部と底部の少なくとも一方の丸め処理を 行うことを特徴とする請求順2に記載の半導体装置の製 造方法。

【請求項4】 前記トレンチを形成する工程では、該ト レンチ形成予定領域が関口した第1マスク(10)を成 膜したのち、この第1マスクを用いたエッチングを施す ことによって前記トレンチを形成し.

前記水素アニール処理工程では、前記第1マスクよりも 関口幅が広けられた第2マスク(20)を用いて前記水 30 **素雰囲気下での熱処理を行うことを特徴とする請求項3** に記載の半導体装置の製造方法。

【請求項5】 前記マスクの関口鑑の後退量を制御する ことにより、前記トレンチの入口側端部の方が底部より も曲率半径が大きくなるように設定することを特徴とす る請求項3又は4に記載の半導体装置の製造方法。

【請求項6】 前記算!マスクの関口端を役退させるこ とで前記簿2マスクを形成することを特徴とする譲求項 3ないし5のいずれか1つに記載の半導体装置の製造方 抾

【請求項7】 前記水素アニール処理工程の前に、前記 トレンチの内壁面をフッ硝酸やドライエッチングもしく は観性酸化により部分的に等方性エッチングすることを 特徴とする請求項1ないし6のいずれか1つに記載の半 導体装置の製造方法。

【請求項8】 前記水業アニール処理工程の後に、前記 トレンチの内壁面をフッ硝酸やドライエッチングもしく は犠牲酸化により部分的に等方性エッチングすることを 特徴とする請求項!ないし6のいずれか!つに記載の半 導体装置の製造方法。

【請求項9】 前記熱処理工程では、熱処理温度を10 50℃以上かつシリコンの溶融温度以下に設定すること を特徴とする調求項1ないし8のいずれか1つに記載の 半導体装置の製造方法。

【論求項10】 前記熱処理温度を1150℃以上に設 定することを特徴とする語求項9に記載の半導体装置の 製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体基板にトレ 19 ンチを形成し、このトレンチ内にゲート電極を形成した り、若しくはエピタキシャル層を成膜したりして構成さ れる半導体装置の製造方法に関するもので、例えば、ト レンチ内にゲート電極が形成されるトレンチゲート型の MOSFETやIGBT等に用いて好適である。 [0002]

【従来の技術】トレンチ内にゲート電極を形成するMO SFETやIGBT等のトレンチゲート型の半導体装置 では、RIE (ドライエッチング) によってトレンチを 20 形成したのち、トレンチ内にゲート酸化膜を形成し、こ のゲート酸化膜を介してトレンチ内にポリシリコン層を 充填することでゲート電極を形成している。

【0003】そして、上記トレンチゲート形成時に、ト レンチ側壁面や墓板内部のうちのトレンチ近傍に結晶欠 陥が形成され、この結晶欠陥が様々な問題の要因となる ことから(例えば、結晶欠陥がPN接合付近に存在した 場合にはリーク電流を発生させ、ゲート酸化膜の近傍に 存在した場合にはゲート酸化膜の破壊耐圧を低下させ る) 従来では、トレンチ形成後に競性酸化を行った り、CDE(Chemical Dry Etching)やフッ硝酸エッ チング等の等方性エッチングを行ったりすることで結晶

[0004]

欠陥の低減を図っている。

【発明が解決しようとする課題】しかしながら、犠牲酸 化もしくはCDEやファ硝酸エッチング等の等方性エッ チングでは、実験により結晶欠陥を十分低減できないと とが分かった。また、これらの従来方法ではトレンチ構 方向にもエッテングが行われることになるため。トレン チ帽増大によってアスペクト比が低下すると共に、セル 40 ピッチの増大を生じさせて素子の微細化を困難にさせる という問題がある。

【0005】本発明は上記点に鑑みて、アスペクト比を 低下させることなく、かつ結晶欠陥を十分低減できる半 導体装置の製造方法を提供することを目的とする。

[0006]

【課題を解決するための手段】上記目的を達成するた め、本発明者らが結晶欠陥低減について検討したとこ ろ、水素アニールが有効であることが確認された。具体 的には、水素アニールの温度を高温とすることで、結晶 55 欠陥が低減されることが分かった。

(3)

【0007】図9に水素アニールの温度と結晶欠陥密度 との関係を示す。この図から、水素アニール温度が95 O TC以上の高温になると結晶欠陥密度が低下し始め、1 050℃以上になるとかなり結晶欠陥密度が低下し、さ ちに1150℃以上になると結晶欠陥密度がほぼ零にな るまで低下していることが分かる。

【0008】一般的に従来より行われている水素アニー ルは、基板表面に形成された凹凸を平坦化するために異 施され、その温度は850~1100°C程度とされてい るが(特闘平11-74483号公報参照)、トレンチ 形成後に水素アニールを行うことで結晶欠陥密度を低減 することが可能となることが確認された。

【0009】そとで、請求項1に記載の発明では、半導 体層(3~5.31)を育する半導体量板(1.30) を用意し、半導体層にトレンチ(6)を形成したのち、 トレンチ内壁に絶縁膜(7.34)を形成してなる半導 体装置の製造方法において、トレンチを形成したのち、 水素雰囲気下での熱処理を行う水素アニール処理工程を 有し、該アニール処理工程の後にゲート絶縁膜を形成す ることを特徴としている。

【0010】このように、トレンチ形成後に水素アニー ル処理を行うことで、トレンチ幅を広げなくてもトレン チの側壁面やトレンチ近傍に形成された結晶欠陥を修復 することができるため、高アスペクト比が得られると共 に、リーク電流の発生を防止することができる。また、 請求項2に示すようにトレンチ内にゲート絶縁膜(7) を介してゲート電極(8)を形成する場合には、ゲート 絶縁襞の破壊耐圧低下を防止することもできる。

【①011】倒えば、この水素アニール処理の熱処選温 度は、請求項9に示すように熱処理温度を1050℃以 30 上かつシリコンの溶融温度以下に設定される。好ましく は、請求項10に示すように、熱処理温度を1150℃ 以上に設定すると、水素アニールによる効果が大きい。 【0012】請求項3に記載の発明では、水素アニール 処理時にトレンチの入口側端部や底部の少なくとも一方 を丸め処理することを特徴とする。このようにすれば、 トレンチの尖った部分が丸められ、尖った部分に生じ得 る電界集中の発生を防止することができる。

【0013】との場合、請求項5に示すように、マスク の閉口端の後退量を制御することにより、トレンチの入 40 口側端部の方が底部よりも曲率半径が大きくなるように 設定するのが好ましい。従来では、トレンチゲート形成 方法として、トレンチ形成後、ゲート酸化を行い、ゲー ト電極となるポリシリコンをトレンチ内に坦め込んだの ち、ポリシリコンをシリコン表面以下までエッチバック し、さらに、熱酸化を行うという方法が用いられてい る。しかしながら、この方法では、ポリシリコンをシリ コン表面以下までエッチバックした領域と、エッチバッ クされていない領域とがあることから、エッチバックさ れた領域がポリシリコンで覆われていないために熱酸化 SG フト層3内の所定領域には、n'型基板1の主義面1a

され、酸化膜厚が厚くなってしまう。この結果、エッチ バックされていない領域の薄い酸化膜で耐圧が決まると いう問題があった。これに対し、請求項5に示すように 曲率半径を設定すれば、熱酸化膜を形成するのみで、ト レンチ関口部における酸化膜厚を厚くすることができ、 上記問題を解決することができる。

【0014】例えば、請求順4に示すように、トレンチ を形成する工程では、該トレンチ形成予定領域が開口し た第1マスク(10)を成膜したのち、この第1マスク を用いたエッチングを施すことによってトレンチを形成 し、水素アニール処理工程では、第1マスクよりも関口 幅が広げられた第2マスク(20)を用いて水素雰囲気 下での熱処理を行う。このように、第1マスクよりも関 口帽が広げられた第2マスクを用いることで、請求項3 に示すような丸め処理が行われる。

【りり15】請求項6に記載の発明においては、第1マ スクの関口端を後退させることで第2マスクを形成する ことを特徴としている。これにより、第2マスクの製造 工程の簡略化を図ることができる。

26 【0016】請求項7や請求項8に記載の発明では、水 素アニール処理工程の前もしくは後に、トレンチの内壁 面をファ硝酸やドライエッチングもしくは搭往酸化によ り部分的に等方性エッチングすることを特徴としてい る。とのように、他の方法と水素アニール処理を併用す るととにより、水素アニール処理時間を短くでき、水素 アニール処理によってトレンチが遵チーパ形状となるこ とを防止でき、選テーパ形状のトレンチ内を充填材料で 坦め込んだ際に生じ得る「す」の発生を防止することが できる。

【0017】なお、上記各手段の活弧内の符号は、後述・ する実施形態に記載の具体的手段との対応関係を示すも のである。

## [0018]

【発明の実施の形態】(第1実施形態)本発明の一実施 形態が適用されて形成されたトレンチゲート型のパワー 🗵 MOSFETを図1に示し、この図に基づいて本実施形 底におけるパワーMOSFETの製造方法を説明する。 【①①19】本実施形態に示す半導体装置としてのパワ ーMOSFETには、主表面!a及び主表面!aに対し て反対面となる裏面!りを有するm゚型基板しが用いら れている。この図の矢印で示すX方向がn'型基板1の 厚み方向(主表面)a及び裏面!bに対して垂直な方 向) に対応しており、図の矢印で示す子方向及び2方向 がn・型墓板!の主表面!a及び裏面!bと平行な方向 に対応している。なお、図のX方向、Y方向、Z方向は それぞれが互いに垂直を成している。

【0020】n'型墓板1の主表面1aから所定深さま でトレンチ2が形成されており、このトレンチ内にかっ 型ドリフト層3が堤め込まれている。また、1つ型ドリ 19

から所定深さまでp型ペース領域(p型ウェル領域)4 が形成されている。このp型ペース領域4の深さは例え は16μm以上とされるが、若干π・型ドリフト層3よ りも浅くされている。

【0021】また、p型ベース領域4内において、n\* 型墓板!の主表面!aからp型ベース領域4よりも接合 深さが浅い位置までn'型ソース領域5が形成されてい る。このn'型ソース領域5の深さは15μm以上とさ れるが、若干D型ペース領域4よりも浅くされている。 【0022】さらに、n゚型基板1の主表面laから垂 直に、つまりX方向に脳平行にトレンチ6が掘られてい る。このトレンチ6は、1.型基板1の主表面1aと平 行をなす Y 方向及び トレンチ5 の深さ方向と平行をなす X方向の両方向において、n'型ソース領域5からp型 ベース領域4を普通するように形成されている。このト レンチ6の表面にはゲート酸化膜7が形成されており、 このゲート酸化膜7を介してトレンチ6の内部がゲート 電極8で埋め込まれた構成となっている。これらのゲー ト電極措造は図中2方向に複数個形成されている。

【0023】そして、n\*型基板1の主表面1a側に、 ゲート電極に接続されるゲート配線やn'型ソース領域 5 および p型ベース領域4 に接続されるソース電極が形 成され、裏面1b側に、ドレイン領域となるn・型基板 1に接続されるドレイン電極が形成されている。このよ うにして本実施形態におけるパワーMOSFETが構成 されている。

【0024】とのように構成されるパワーMOSFET は、例えば、n'型華板1の主表面1a側に形成したト レンチ2内が埋め込まれるように 血型ドリフト層3と なるn 型層、p型ペース領域4となるp型層およびn・ 型ソース領域5となるの、型層を順にエピタキシャル成 長させたのち、n'型墓板1の主表面1aが露出するま での"型層、p型層およびの"型層をエッチバックし、そ の後、主表面la側からのエッチングでトレンチ6を影 成すると共にトレンチ6内にゲート酸化膜7 およびゲー ト電極8を形成することで製造される。これらの製造工 程のうちのトレンチ6の形成工程時に、本発明の一実施 形態となる製造方法を用いている。この製造方法を表し た工程図を図2に示し、図2に基づいてトレンチ6の形 成工程の詳細を説明する。

【0025】 (図2(a)に示す工程)まず、n・型幕 板1の主表面1a側にマスク!0を配置し、トレンチ6 の形成予定領域においてマスク10を開口させる。続い て、倒えばマスク10の開口部を通じてドライエッチン グを所定深さまで進めたのち、一旦ドライエッテングを 止め、形成されたトレンチ6の側壁面にエッチング保護 **順、例えば酸化膜を成膜する。そして、再びドライエッ** チングを進めてトレンチ6の底部を深くしていき、所定 深さまで達すると再びドライエッチングを止め、再びト

後、上記と同様の手法によってドライエッチングを繰り 返し、最後にエッチング保護膜を除去することで、高ア スペクト比のトレンチ6が形成される。

【0026】〔図2(h)に示す工程〕マスク10の関 □部の場部を後退させる。つまり、開□部の関□帽を広 ける。その後、水素寡闘気下において加熱処理を行い、 水素アニールを施す。例えば、<u>1150℃以上</u>かつシリ コンの溶融温度以下で300gec程度の時間水素アニ ールを施す。この水素アニールにより、上述したように トレンチ6の側壁面やトレンチ近傍に形成された結晶欠 陥が修復され、結晶欠陥密度が低減される。

【0027】とのため、従来のようにトレンチ帽を広げ ること無く結晶欠陥が低減され、高アスペクト比のトレ ンチ6とすることができる。そして、p型ペース領域4 およびn'型ソース領域5によって機成されるPN接合 部の近傍や後工程で形成するゲート酸化膜7の近傍にお ける結晶欠陥も低減されるため、リーケ電流の発生を防 止できると共化。ゲート酸化膜7の酸塊耐圧の低下を防 止することができる。

- 26 【0028】一方、この水素アニールにより、トレンチ 6の内壁に形成された凹凸の平坦化も成される。この水 素アニールによるトレンチ内壁の表面組さ(凹凸壁) R aの低減も水素アニールの温度に依存することが確認さ れており、図3に示す実験結果が得られている。との図 に示されるようにトレンチ内壁の表面組さRaは約95 **0℃以上の水素アニール処理によって処理前よりも小さ** くされる。このため、本工程の温度下での水素アニール 処理を行うことで、十分にトレンチ内壁の表面組さRa を平坦化することができる。
- 【0029】さらに、水素アニール処理前にマスク!0 を後退させているため、この水素アニール処理により、 トレンチ内壁の尖った部分。ずなわちトレンチ6の入口 側端部および底部が丸められ、その部分における曲字半 径が大きくされることになる。このため、尖った部分が 形成されている場合には後工程で形成するゲート酸化膜・ 7が局所的に薄膜化してしまう場合があったが、本実施 形態では、このようなゲート酸化膜での薄膜化を防止す ることができる。このため、ゲート酸化膜7の耐圧向上 を図ることができる。
- 【りり30】なお、このとき丸められた部分の曲率半径 は、水素アニール処理時のマスク幅によって調整され る。図4に水素アニール処理時のマスク幅と曲率半径と の関係を示した図表を示す。この図の紙面左側から右側 に示したように、トレンチ6を形成したのち、マスク1 0を後退させ、その後、水素アニール処理を施すという 順字で各製造工程が進められることになるが、マスク1 0の後退量を大きくしてマスク幅を大きくした場合には 曲率半径が大きくなり、逆にマスク10の後退量を小さ くしてマスク帽を小さくした場合には曲率半径が小さく レンチ8の側壁面にエッチング保護膜を成膜する。この 50 なる。このため、マスク10の後退量に応じて上記曲率

半径を制御することができる。

【0031】 [図2 (c) に示す工程] マスク10を除 去したのち、熱酸化によりゲート酸化膜7を形成する。 その後、ゲート酸化膜7を介してトレンチ6内をポリシ リコン膜で埋め込んだのち、ポリシリコン膜をバターニ ングすることでゲート電極8を形成する。これにより、 トレンチ6内にゲート電極8を配置したパワーMOSF ETが形成される。

【0032】以上説明したように、トレンチ6の形成工 程時に水素アニール処理を確すことで、トレンチ6の側 10 壁面やトレンチ近傍に形成された結晶欠陥を修復するこ とができるため、リーク電流の発生を防止することがで きると共に、ゲート酸化膜7の破壊耐圧低下を防止する ことができる。また、従来と比べてトレンチ6を高アス ベクト比にすることができる。実験により確認したとこ ろ、トレンチエッチング後の処理を水素アニール、**フッ** 硝酸、CDE、複雑酸化の各処理で行った場合。トレン チ側壁の凹凸は、それぞれ図5に示す結果となった。こ の実験結果からも分かるように、従来のようにファ硝酸 施形態のように水素アニールで行った場合の方がトレン チ帽の広がり量を大きくしなくても、すなわちアスペク 上比を低下させることなくトレンチ側壁の凹凸膜り置を 低減することが可能となる。

【0033】 (第2実施形態) 貸1実施形態では、トレ ンチ形成後に水素アニール処理のみを確すことで結晶欠 陥を除去しているが、この場合、以下のような不具合が 発生する可能性がある。この不具合を図6に示す水素ア ニール処理の模式図を用いて説明する。

【0034】図6(a)に示すようにマスク10を用い 30 てトレンチ6を形成したのち水素アニール処理を確す と、水素アニール処理時間が長くなって、図6(b)に 示すようにトレンチの底部の幅が入口側の幅よりも広が った形状、つまりトレンチ側壁面が逆テーパ形状となる ∼場合がある。。このような場合、トレンチ6内をゲート電 権?で埋め込むと、トレンチ6内に「す」と呼ばれる空 洞部が形成されてしまう。このような「す」が形成され ると、ゲート電極7のパターニング時に「す」の部分で 過剰エッチングが成される等の不具合が生じ、好ましく trus.

【0035】とのため、水素アニール処理前に、フッ硝 酸やCDEもしくは犠牲酸化を行うことである程度の結 晶欠陥を除去しておいたのち、水素アニール処理を行う ようにすることで、水素アニール処理時間を短くでき、 上記「す」が形成されることを防止することができる。 【りり36】なお、本真能形態においては、従来と同様 にトレンチ内壁面をファ硝酸やCDEもしくは微性酸化 によって除去することになるが、あくまで結晶欠陥の一 部を除去する程度であり、多少トレンチ幅が増加し得る が従来と比べれば十分にトレンチ幅の増加量は小さいも 50 のとなる。

【0037】(第3突施形態)上記第1、第2実緒形態 では、図1に示すようにパワーMOSFETにおけるゲ ート電優7を充填するためのトレンチ6において水震ア ニール処理を施す場合について説明したが、本実施形態 では、ゲート電極7とは異なる場所に形成するトレンチ に水素アニール処理を施す場合を説明する。

【0038】図7に、本実施形態におけるパワーMOS FETの斜視断面図を示す。この図に示されるパワーM OSFETは、p型ベース領域4の深さ方向に延設され たり、型埋め込み層が形成されていることが第1 実施形 底に示すパワーMOSFETと異なる。なお、この他の 構成については第1実施形態に示すパワーMOSFET と同様であるため、図1と同じ符号を付してある。 【0039】p\*型埋め込み層は、例えば、n\*型ドリフ ト層3、p型ベース領域4およびm・型ソース領域5を 形成したのちに、p型ペース領域4にトレンチを形成 し とのトレンチ内を埋め込むようにp'型層を成膜す ることで形成される。このp\*型煙め込み層を形成する。 やCDEもしくは犠牲酸化で行った場合と比べて、本案 20 ためのトレンチ形成時時に、第1、第2案施形態で示し た水素アニールを施すことができ、これにより、トレン 🦠 チ近傍に形成される結晶欠陥を低減することが可能とな

> 【0040】とのようなp・型煙め込み層はp型ベース 領域4およびn・型ソース領域5によって形成されるP N接合部の界面に接するように配置されたり、その近傍 に形成されることから、上記したように結晶欠陥を低減 することでPN接合部におけるリーク電流の発生を防止 することができる。

【0041】 (第4実施形態) 本実施形態では、SOI 基板における素子分離用トレンチの形成工程において本 発明の一実施形態を適用する場合について説明する。 【0042】図7にSOI蟇板30を用いた素子分離工 程を示す。図?(a)に示されるように、SOI蟇板3 ①は、素子形成が成される活性層31と基板32とが坦 め込み酸化膜33によって貼り合わされて構成されてい る。とのような構成のSOI基板30の活性層に対して エッチングを行うことで、図7(り)に示すような過め 込み酸化膜33に建するトレンチ34を形成したのち、

49 熱酸化膜やポリシリコン層を成膜するすることで図7 (c)に示すようにトレンチ34内を絶縁膜35で埋め 込み、SO!蟇板30による素子分離が成される。 【0043】このような素子分離用トレンチ34の形成 工程において、上記算1、第2実施形態で示したような 水素アニール処理を施すことができる。これにより、ト レンチ側壁面や活性層内部のうちのトレンチ近傍に形成 された結晶欠陥を低減することができ、結晶欠陥に起因 したリーク電流の発生を防止できると共に、素子分離耐 圧低下を防止することができる。

【0044】(他の実施形態)上記第2実施形態では水

特闘2002-231945

19

素アニール処理の前にファ硝酸やCDEもしくは犠牲酸 化による等方性エッチングを行っているが、水素アニー ル処理の後に行っても構わない。

【0045】また、上記実施形態ではマスク10の瞬日 塩を後退させることによって、マスク10の入□側の関 口帽を広げるようにしているが、マスク10を除去した のち、このような関口幅のマスク(第2のマスク)を配 置するようにしてもよい。

【0046】また、上記実施形態ではトレンチゲート型 の半導体装置としてチャネルが深さ方向に形成されるパ 10 ワーMOSFETを例に挙げて説明したが、図1のn\* 型基板!をp・型に変更することで構成される!GB T. 潜ゲートの縦型パワーMOSFETや!GBT等に 適用することも可能である。

## 【図面の簡単な説明】

【図1】本発明の第1実施形態におけるパワーMOSF ETの斜視断面を示す図である。

【図2】図1に示すパワーMOSFETの製造工程を示 す図である。

【図3】水素アニール温度と表面粗さRaとの関係を示半20

\* した図である。

【図4】マスク10の後退量と曲率半径との関係を示し た図である。

【図5】トレンチ幅広がり量とトレンチ側壁の凹凸残り 置との関係を示した図である。

【図6】第2実施形態におけるパワーMOSFETの製 造工程を示す図である。

【図7】第3実施形態におけるパワーMOSFETの斜 視断面を示す図である。


【図8】第4実施形態におけるSOI垂板30の素子分 離工程を示す図である。

【図9】本発明者らが実験により求めた水景アニール温 度と結晶欠陥密度との関係を示す図である。

#### 【符号の説明】


1…n'型墓板、3…n'型ドリフト層、4…p型ペース 領域、5…n\*型ソース領域、6…トレンチ、7…ゲー ト酸化膜、8…ゲート電極、10…マスク、20…p\* 型埋め込み層 30…S01基板、33…トレンチ、3 4…絶縁膜。

[図1] [22] (a) (a) **(b)** (b)



(8)

特闘2002-231945



フロントページの続き

(51) Int.Cl.'

識別記号

F i

-マコード(を考)

HO1L 27/12

21/336

HOIL 21/76 29/78

658G

Fターム(参考) 5F004 AA07 DA24 DB01 EB04 EB05

FA01

5F032 AA06 AA09 AA35 AA36 AA37 AA39 AA45 AA47 CA17 DA26

DA41 DA74